Raumtemperaturbetrieb von Niederspannungs -, nichtflüchtigen, Verbundhalbleiter-Speicherzellen

Hier berichten wir über die Konzeption21, Konstruktion, Modellierung, Fertigung und den Raumtemperaturbetrieb eines neuartigen, Niederspannungs -, Verbundhalbleiter -, ladungsbasierten, nichtflüchtigen Speichergerätes in kompakter Form., Die Nutzung des spektakulären Leitungsband-Line-ups von AlSb / InAs zur Ladungsretention und zur Bildung einer Resonanz-Tunnelbarriere hat es uns ermöglicht, die widersprüchlichen Eigenschaften des Niederspannungs-(Niederenergie -) Betriebs und des nichtflüchtigen Speichers zu demonstrieren7. Das Gerät ist eine FG-Speicherstruktur aus INAS/AlSb/GaSb-Heterostrukturen, wobei InAs sowohl als FG als auch als verbindungsloser Kanal verwendet wird., Simulationen werden durchgeführt, um das Gerätebetriebskonzept zu demonstrieren, während die wichtigsten Speichereigenschaften unseres Geräts, wie die Retentionseigenschaften der programmierten/gelöschten Zustände, als experimentelle Ergebnisse auf voll funktionsfähigen Einzelzellengeräten dargestellt werden.

Operationskonzept

Abbildung 1 ist eine schematische Darstellung der Speicherzelle, zusammen mit einem Querschnittsbild des epitaxial gewachsenen Materials, das in dieser Arbeit verwendet wird, hochwinklig, ringförmig, Dunkelfeld -, Rasterübertragungselektronenmikroskopie (HAADF-STEM). Wie Flash wird die Ladung in einem Computer gespeichert., Es gibt jedoch keine OXID-Barrieren. Stattdessen haben wir die Leitungsband-Offsets in der sogenannten 6.1-A-Familie von Halbleitern ausgenutzt22. Daher ähnelt die der Speicherzelle zugrunde liegende Vorrichtung eher einem Transistor mit hoher Elektronenmobilität (HEMT) als einem MOSFET. Der Kanal wird von InAs gebildet, die weder Übergänge noch Dopingkonzentrationsgradienten enthalten. Es ist jedoch n-dotiert, um unbeabsichtigte Hintergrunddotierung und intrinsische Ga-Leerstellen und Antisite-Defekte im darunter liegenden GaSb auszugleichen, die beide die Schichten natürlich p-type23 machen., Abbildung 2a zeigt die simulierte Bandausrichtung zusammen mit den Elektronen-und Lochdichten innerhalb der Schichten ohne Vorspannung. Wie in der Abbildung dargestellt und in der Literatur gut dokumentiert22, befindet sich an der INAS/GaSb-Grenzfläche das INAS-Leitungsband unterhalb des GaSb-Valenzbandes, was dazu führt, dass Elektronen aus dem GaSb in das InAs fließen und Löcher im GaSb verbleiben., Akkumulierte Elektronen / Löcher können an der INAS/GaSb-Schnittstelle gesehen werden, jedoch sind die Elektronen im InAs-Kanal nicht an die InAs/GaSb-Schnittstelle gebunden und es gibt eine signifikante Elektronendichte im gesamten InAs-Kanal. Die Leitfähigkeit des gesamten Kanals wird von den Elektronen in den InAs dominiert, die eine höhere Beweglichkeit und eine höhere Flächendichte (aufgrund der Dotierung) aufweisen als die Löcher im GaSb., Der intrinsische InAs FG ist durch eine 15-nm-AlSb-Barriere vom InAs-Kanal isoliert, während doppelte INAS-Quantenbrunnen (QWs)mit dreifachen AlSb-Barrieren als Resonanztunnelbarriere zwischen dem FG und dem n-dotierten InAs CG dienen. Daher werden in unseren Geräten die im InAs FG gespeicherten Elektronen durch die anomal große Leitungsband-Diskontinuität mit AlSb isoliert, einem Ladungseinschlusssystem, von dem vorhergesagt wurde, dass es eine thermisch aktivierte Speicherzeit von Raumtemperatur von außerordentlichen 1014 Jahren hat24.,

Abbildung 1

Gerätestruktur. (a) Schema der verarbeiteten Vorrichtung mit Steuergatter (CG), Quelle (N) und Drain (D) Kontakten (Gold). Die roten Kugeln stellen gespeicherte Ladung im schwimmenden Tor (FG) dar. (b) Details der Schichtstruktur innerhalb des Geräts. In beiden (a, b) ist InAs blau, AlSb grau und GaSb dunkelrot gefärbt. (c) Querschnittsbild der Rasterübertragungselektronenmikroskopie, das die hohe Qualität des epitaxialen Materials, der einzelnen Schichten und ihrer Heterointerfaces zeigt.,

Ein entscheidender Aspekt bei der Konstruktion und dem Betrieb des Gerätes ist, dass die beiden QWs (QW1 und QW2) in der Dreifachresonanz-Tunnelbarriere unterschiedliche Dicken aufweisen, d.h. beengte Zustände mit unterschiedlichen Energien21 wie in Fig. 2a. Da QW2 dünner als QW1 ist, ist das einzige verfügbare Energieniveau für Elektronen in QW2 mit einer höheren Energie als das Äquivalent in QW1. Darüber hinaus ist der Zustand in QW1 mit deutlich höherer Energie als der Zustand in der benachbarten CG-Region., Dies behindert den direkten Elektronentunnel zwischen CG und FG, so dass, wenn das System unvoreingenommen ist, die Barriere für den Elektronendurchgang von CG zu FG (oder umgekehrt) durch den INAS/AlSb-Leitungsbandversatz von 2.1 eV gegeben ist, dh keine Ladung fließt zum (oder vom) FG. In gleicher Weise befinden sich der Boden und die ersten angeregten Zustände im FG weit unterhalb der Energiezustände innerhalb des QWs. Wenn also keine Spannung angelegt wird, sind Elektronen innerhalb des FG begrenzt, die Dreifachresonanz-Tunnelbarriere ist für den Durchgang von Elektronen zu oder von dem FG undurchsichtig, und es wird keine Volatilität erreicht., Andererseits ermöglicht das Anlegen einer kleinen Spannung an den CG eine abstimmbare Kopplung von Energiezuständen innerhalb der Resonant-Tunnelling-Barriere, so dass Elektronen austreten (Abb. 2b) oder in (Abb. 2c) die FG nach Bedarf. In dieser Arbeit wurden Lese -, Schreib-und Löschvorgänge an einer Anzahl von 10 µm × 10 µm (Gate-Dimension) Zellen in einer elektrostatisch abgeschirmten dunklen Box bei Raumtemperatur durchgeführt. Alle Prozesse, einschließlich Schreiben und Löschen, wurden mit ≤2.6 V Bias ausgeführt, was etwa eine Größenordnung niedriger ist, als für den vollständigen Betrieb einer Flash-Zelle erforderlich ist., Das Löschen wurde durch Anwendung einer CG-Verzerrung von \({V}_{CG-S}^{E}\) von +2,5 oder +2,6 V zwischen der CG und der Quelle durchgeführt, was zu einem Zustand „0“ führte. Abbildung 2b zeigt die berechneten Bandausrichtungen, die sich aus dem Anlegen einer Ausgangsspannung von +2,6 V ergeben.Unter solchen Umständen ist das berechnete Elektronenenergieniveau in QW1 niedriger als das Niveau in QW2, während beide unter dem ersten angeregten Zustand und nahe dem Erdzustandsenergieniveau in der FG liegen., Des Weiteren sagt die berechnete Elektronenwahrscheinlichkeitsdichte für den Grundzustand im FG eine hohe Elektronenakkumulation an der Grenzfläche zur Resonant-Tunnelling-Barriere und einen verfallenden Schwanz voraus, der in die erste AlSb-Barriere (links) verlängert ist. Der Nettoeffekt eines Erase ist somit ein Elektronenfluss von der FG zur CG, der die FG erschöpft. Ähnlich schreiben verwendet \({V}_{CG-S}^{W}=\,-\,\,{V}_{CG-S}^{E}\), um die Ladung im FG (a „1“ – Zustand) zu erhöhen. Abbildung 2c zeigt das berechnete Banddiagramm, wenn eine CG-Verzerrung von \({V}_{CG-S}^{W}\) = -2,6 V zum Schreiben der Daten verwendet wird., In diesem Fall sind die Energieniveaus in QW1 und QW2 fast übereinstimmend, was zu einer starken Kopplung dieser Zustände, Resonantentunnelung und Elektronenfluss von der CG zur FG führt und die FG auflädt.

Aufgrund der kapazitiven Kopplung hängt die Leitfähigkeit des Kanals von der im FG gespeicherten Ladungsmenge ab, so dass Daten durch Messen des Quell-Drain-Stroms IS-D für feste Quell-Drain-Spannung VS-D gelesen werden.Ein „1“ – Zustand, definiert als erhöhte Ladung im FG, reduziert die Ladung im Kanal, daher seine Leitfähigkeit. Umgekehrt erhöht ein“ 0 “ – Zustand die Kanalleitfähigkeit., Die Daten können in Abwesenheit einer Vorspannung zum CG gelesen werden, aber eine solche Spannung wäre erforderlich, um einzelne Geräte (Bits) in einer Anordnung von Zellen auszuwählen, und sollte ein elektrisches Feld über die Resonant-Tunnelling-Barriere erzeugen, das nicht ausreicht, um den Durchgang von Ladung in oder aus dem FG zu ermöglichen. Das Anlegen von ~2,5 V zwischen dem CG und einem gemeinsamen hinteren Tor kann dies bequem erreichen.

Memory characteristics

Für die hier vorgestellten Ergebnisse, lesen wurde mit Null Bias auf dem CG durchgeführt, und VS-D = 1,0 V, obwohl wesentlich kleiner VS-D kann leicht verwendet werden., Abbildung 3a zeigt eine Reihe von Erase-Read-Write-Read-Operationen, bei denen ein einzelner Lesevorgang jedem Schreib-oder Löschvorgang folgt. Ein Teil einer im Wesentlichen erweiterten Folge von Erase-Read-Write-Read-Operationen ist in Abb. 3b, mit mehreren Lesevorgängen nach jedem Schreiben oder Löschen. Dies zeigt deutlich die zerstörungsfreie Natur der Leseoperation. Eine klare Unterscheidung zwischen den Zuständen „0“ und „1“ wird in beiden Sequenzen beibehalten, obwohl in Fig. 3b es gibt eine unerwünschte, aber fast symmetrische Aufwärtsdrift in IS-D, wenn die Anzahl der Operationen zunimmt., Der Grund hierfür erfordert weitere Untersuchungen, ist aber wahrscheinlich eine Asymmetrie im Schreib-Löschvorgang, so dass mit jedem Löschen etwas mehr Ladung aus dem FG entfernt wird, als der Schreib liefert. Es gibt keine solche drift in Abb. 3a, wo die Schreib – / Löschspannungen etwas niedriger sind. Nach mehreren hundert Schreib-und Löschvorgängen und vielen weiteren Lesevorgängen gab es in verschiedenen Experimenten keine Anzeichen für eine Beschädigung des Geräts., Derzeit wird an der automatisierten Charakterisierung der Eigenschaften von Einzelzellengeräten sowie an der Definition geeigneter Architekturen und Betriebsprozesse für Arrays von Speicherzellen geforscht.

Neben nicht-volatilität und niederspannung schreiben und löschen, eine niedrige schaltenergie ist ein wichtiges merkmal eines speichers, und eine, die emerging erinnerungen haben kämpfen zu konkurrieren mit DRAM und Flash25., Wie bei diesen herkömmlichen Speichern basieren unsere Geräte auch auf Ladungsspeicherung, so dass die Schaltenergie durch die kapazitive Ladungsenergie gegeben ist: Niederspannungsschaltung ist gleichbedeutend mit Niederenergieschaltung. Da unsere Geräte eine ähnliche Struktur wie Flash haben und einfach die gleiche Kapazität für dieselbe Gate-Dimension annehmen, ergibt sich, dass die Schaltenergie ~(20/2, 5)2 = 64-mal geringer ist als Flash, was sie auch niedriger macht als die Schaltenergie für DRAM (für eine gegebene Gerätegröße)25., Theoretische Auswertungen deuten auf eine CG-FG-Kapazität in der Größenordnung von 10-12 F für eine 10 µm × 10 µm (Gate-Dimension) – Vorrichtung und eine Schaltenergie von ~2 × 10-12 J hin.Ein Schrumpfen der Vorrichtung verringert diese Zahl dramatisch, so dass die Schaltenergie in der Größenordnung von 10-17 J für den 20-nm-Knoten liegt, was 100-und 1000-mal kleiner ist als für DRAM und Flash. Dieses Potenzial für extrem niedrige Schaltenergie in einem aufkommenden Speicher ist nach bestem Wissen der Autoren einzigartig.

Abbildung 3c zeigt einige der Schreib-Löschvorgänge in Fig., 3b, wobei eine andere Variation in den Zuständen „0“ und „1“ aufgedeckt wird: Aufeinanderfolgende Lesemessungen nach einem Löschen ergeben ein etwas kleineres IS-D für den Zustand „0“. In ähnlicher Weise ist IS-D für aufeinanderfolgende Lesemessungen nach einem Schreiben etwas größer. Dieser Effekt unterscheidet sich somit von der oben diskutierten Aufwärtsdrift in IS-D und hängt mit der Volatilität der Daten zusammen. Um dies weiter zu untersuchen, führten wir aufeinanderfolgende Leseoperationen über längere Zeiträume für jeden Speicherstatus durch. Beispiele für solche Messungen sind in Abb., 4, wobei die Retentionsmerkmale der Speicherzellen durch Überwachung ihres zeitabhängigen Verhaltens bei einer konstanten VS-D = 1,0 V untersucht wurden. Zu diesem Zweck wurde jede Sekunde etwa eine Stunde lang nach einem Löschpuls gelesen (\({V}_{CG-S}^{{\rm{E}}}=+2,6\)V, Pulsdauer 1,0 s). Nach diesem Experiment wurde der Speicher durch einen Schreibspannungsimpuls (\({V}_{CG-S}^{{rm{W}}}=-2,6\) V, Impulsdauer 1,0 s) in den Zustand „1“ programmiert und die Daten wurden auf die gleiche Weise gelesen. Sowohl „0“ – als auch „1“ – Zustände weisen einen anfänglichen schnellen Zerfall auf, der mit dem in Fig. 3c., Auf den anfänglichen schnellen Zerfall folgen jedoch für beide Speicherzustände viel langsamere Änderungen, so dass während der gesamten Beobachtungszeit die entsprechenden Zustände „0“ und „1“ deutlich unterscheidbar sind. Um die Retentionseigenschaften dieser Speichergeräte weiter zu untersuchen, wurde ein separates Experiment über einen längeren Zeitraum an demselben Gerät durchgeführt. Dies wird im Einsatz von Fig. 4, zeigt die ultimative Sättigung der exponentiellen Zerfälle und verschiedene „0“ und „1“ Zustände im Laufe der Zeit. Eine solche Speicherzeit ist mindestens 106 mal länger als die für DRAM erforderliche Aktualisierungszeit.,

Abbildung 4

Vorratsdatenspeicherung nach dem Schreiben und Löschen. Die zeitliche Entwicklung der Zustände“ 0 „und“ 1″, gemessen anhand des Source-Drain-Stroms IS-D (durchgezogene orange bzw. marine Linien), folgt dem doppelexponentiellen Zerfall (gestrichelte Linien) mit asymptotischen Werten, die nicht konvergieren. Die Daten wurden mit 1,0 V Source-Drain-Bias und Null Bias am Steuertor aufgenommen. Der Einsatz zeigt ein Beispiel für eine Nachtmessung (12 Stunden).,

die Montage der in Abb. 4 mit doppelten exponentiellen Zerfallsfunktionen zeigt, dass die anfängliche „schnelle“ Komponente eine Zeitkonstante von ~100 s hat, während die Zeitkonstante für die „langsame“ Komponente für beide Zustände ungefähr eine Größenordnung länger ist. Die Existenz eines doppelten exponentiellen Zerfalls impliziert, dass mindestens zwei Mechanismen hinter dem Abbau der Zustände stehen., Zu den Kandidaten gehören das Tunneln durch Defektzustände in den AlSb-Barrieren, die thermische Anregung von Elektronen über die schmale INAS-Bandlücke und die Rekombination mit thermisch erzeugten Löchern. Entscheidend sind die asymptotischen Werte der Zustände“ 1 „und“ 0 „2.232 ± 0.0002 bzw. 2.346 ± 0.0001 mA, was darauf hindeutet, dass erkennbare Zustände“ 1 „und“ 0 “ auf unbestimmte Zeit bestehen könnten, d. H. Die Daten in Fig. 4 sind konsistent mit nicht-Volatilität. Wir stellen fest, dass, obwohl diese Zustände in diesem Experiment deutlich unterscheidbar sind, ein größerer Kontrast für die Implementierung in einem praktischen Gerät erforderlich ist., Unter Berücksichtigung der Kapazität des Geräts und der angelegten Schreib – /Löschspannung schätzen wir, dass Schreib-und Löschübertragung ~107 Elektronen zum oder vom Gerät übertragen. Trotz der Tatsache, dass dies eine große Anzahl ist, hat es einen geringen Einfluss auf die Leitfähigkeit des lateral-Junctionless InAs-Kanals. Dies ist hauptsächlich auf das Feststecken auf Fermi-Ebene über dem Leitungsband des hochdotierten InAs-Kanals zurückzuführen, wodurch es immer leitfähig und sehr schwer abzubauen ist., Weiterhin ist der InAs-Kanal 5-mal dicker als der FG, was zu einem höheren Pegel an intrinsischen oder thermisch erzeugten Trägern in dieser Schicht führt. Dies kann gelöst werden, indem der Kanal dünn und schmal genug gemacht wird, um eine vollständige Erschöpfung der Träger zu ermöglichen, wenn sich der Speicher im Zustand „1“ befindet. Eine starke Quanteneingrenzung und damit eine starke Quantisierung wird bei Sub-20-nm-Dicken erwartet26, 27.

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert.